LCMXO2-256HC-4TG100C оригинальный и новый по конкурентоспособной цене на складе поставщика микросхем
Атрибуты продукта
Код Pbfree | Да |
Кодекс Рохс | Да |
Код жизненного цикла детали | Активный |
Производитель IHS | РЕШЕТКА ПОЛУПРОВОДНИКОВОЙ КОРП. |
Код упаковки детали | КФП |
Описание пакета | ЛФКФП, |
Количество контактов | 100 |
Достичь кода соответствия | совместимый |
ECCN-код | EAR99 |
Код HTS | 8542.39.00.01 |
Производитель Samacsys | Решетка полупроводника |
Дополнительная функция | ТАКЖЕ РАБОТАЕТ ПРИ НОМИНАЛЬНОМ ПИТАНИИ 3,3 В. |
Код JESD-30 | S-PQFP-G100 |
Код JESD-609 | e3 |
Длина | 14 мм |
Уровень чувствительности к влаге | 3 |
Количество выделенных входов | |
Количество линий ввода/вывода | |
Количество входов | 55 |
Количество выходов | 55 |
Количество терминалов | 100 |
Рабочая температура-Макс. | 85 °С |
Рабочая температура-мин. | |
Организация | 0 ВЫДЕЛЕННЫХ ВХОДОВ, 0 входов/выходов |
Выходная функция | СМЕШАННЫЙ |
Материал корпуса упаковки | ПЛАСТИК/ЭПОКСИД |
Код пакета | ЛФКФП |
Код эквивалентности пакета | TQFP100,.63SQ |
Форма упаковки | КВАДРАТ |
Стиль упаковки | FLATPACK, НИЗКИЙ ПРОФИЛЬ, МАЛЫЙ ШАГ |
Способ упаковки | ПОДНОС |
Пиковая температура оплавления (Цел) | 260 |
Источники питания | 2,5/3,3 В |
Тип программируемой логики | ФЛЕШ ПЛД |
Задержка распространения | 7,36 нс |
Статус квалификации | Неквалифицированный |
Макс. высота сидя | 1,6 мм |
Напряжение питания-Макс. | 3,462 В |
Напряжение питания-мин. | 2,375 В |
Напряжение питания-ном. | 2,5 В |
Поверхностный монтаж | ДА |
Температурный класс | ДРУГОЙ |
Терминал отделки | Матовый олово (Sn) |
Терминальная форма | КРЫЛО ЧАЙКИ |
Терминал Питч | 0,5 мм |
Положение терминала | КВАД |
Время при пиковой температуре оплавления — макс. (с) | 30 |
Ширина | 14 мм |
Внедрение продукции
Комплексное программируемое логическое устройство (CPLD) представляет собой специализированную интегральную схему (ASIC) в интегральной схеме LSI (большая интегральная схема).Он подходит для проектирования цифровых систем с интенсивным управлением, а его управление задержкой удобно.CPLD — одно из наиболее быстро развивающихся устройств в области интегральных схем.
Компоненты CPLD
CPLD — это сложное программируемое логическое устройство большого размера и сложной структуры, относящееся к диапазону крупномасштабныхинтегральные схемы.
CPLD состоит из пяти основных частей: блока логического массива, макроблока, расширенного термина продукта, программируемого проводного массива и блока управления вводом/выводом.
1. Блок логического массива (LAB).
Блок логического массива состоит из массива из 16 макроячеек, причем несколько LABS соединены между собой программируемым массивом (PIA) и глобальной шиной.
2. Макроблок
Макроблок серии MAX7000 состоит из трех функциональных блоков: логического массива, матрицы выбора продукта и программируемого регистра.
3. Увеличенный срок действия продукта
Один член продукта каждой макроячейки может быть обратно отправлен обратно в логический массив.
4. Программируемый проводной массив PIA
Каждая LAB может быть подключена для формирования необходимой логики через программируемый проводной массив.Эта глобальная шина представляет собой программируемый канал, который может соединить любой источник сигнала в устройстве с его пунктом назначения.
5. Блок управления вводом/выводом
Блок управления вводом/выводом позволяет индивидуально настраивать каждый вывод ввода/вывода для ввода/вывода и двунаправленной работы.
Сравнение CPLD и FPGA
Хотя обаПЛИСиCPLDявляются программируемыми ASIC-устройствами и имеют много общих характеристик, из-за различий в структуре CPLD и FPGA они имеют свои особенности:
1.CPLD больше подходит для завершения различных алгоритмов и комбинаторной логики, а FPGA больше подходит для завершения последовательной логики.Другими словами, FPGA больше подходит для структуры с большим количеством триггеров, тогда как CPLD больше подходит для структуры с ограниченным количеством триггеров и продуктов с большим количеством терминов.
2. Непрерывная структура маршрутизации CPLD определяет, что ее временная задержка является однородной и предсказуемой, тогда как сегментированная структура маршрутизации FPGA определяет ее непредсказуемость задержки.
3.FPGA обладает большей гибкостью, чем CPLD в программировании.CPLD программируется путем изменения логической функции с фиксированной внутренней схемой подключения, тогда как FPGA программируется путем изменения проводки внутреннего соединения.FP GA можно запрограммировать с помощью логического вентиля, а CPLD — с помощью логического блока.
4. Интеграция FPGA выше, чем у CPLD, и она имеет более сложную структуру проводки и реализацию логики.
5.CPLD удобнее использовать, чем FPGA.Программирование CPLD с использованием технологии E2PROM или FASTFLASH, отсутствие внешней микросхемы памяти, простота в использовании.Однако информацию о программировании FPGA необходимо хранить во внешней памяти, а метод использования сложен.
6. CPLDS работают быстрее, чем FPgas, и имеют большую предсказуемость времени.Это связано с тем, что FPG представляют собой программирование на уровне вентилей, и между CLBS используются распределенные взаимосвязи, тогда как CPLDS представляет собой программирование на уровне логических блоков, и взаимосвязи между их логическими блоками сосредоточены.
7. В способе программирования CPLD в основном основан на программировании E2PROM или FLASH-памяти, время программирования до 10 000 раз, преимущество заключается в том, что при отключении питания системы информация о программировании не теряется.CPLD можно разделить на две категории: программирование на программаторе и программирование на системе.Большая часть FPGA основана на программировании SRAM, информация о программировании теряется при выключении системы, и данные программирования необходимо записывать обратно в SRAM снаружи устройства каждый раз, когда оно включается.Его преимущество в том, что его можно запрограммировать в любое время и быстро запрограммировать в работе, чтобы добиться динамической конфигурации на уровне платы и системы.
8. Конфиденциальность CPLD хорошая, конфиденциальность FPGA плохая.
9. В целом энергопотребление CPLD больше, чем у FPGA, и чем выше степень интеграции, тем очевиднее.