XCF128XFTG64C Инкапсуляция BGA64 XL Конфигурация высокой плотности и устройства хранения данных

Атрибуты продукта

Документы и СМИ

Экологические и экспортные классификации

Компания Xilinx представляет серию программируемых ПЗУ внутрисистемной конфигурации XC18V00 (рис. 1).Устройства в этом семействе 3,3 В включают 4-мегабитный, 2-мегабитный, 1-мегабитный и 512-килобитный PROM, которые обеспечивают простой в использовании и экономичный метод перепрограммирования и хранения битовых потоков конфигурации Xilinx FPGA.

Когда FPGA находится в режиме Master Serial, она генерирует тактовый сигнал конфигурации, который управляет PROM.Через короткое время доступа после включения CE и OE данные доступны на выводе PROM DATA (D0), который подключен к выводу DIN FPGA.Новые данные доступны через короткое время доступа после каждого нарастающего фронта тактовой частоты.FPGA генерирует необходимое количество тактовых импульсов для завершения настройки.Когда FPGA находится в режиме подчиненного последовательного интерфейса, PROM и FPGA синхронизируются внешними часами.

Когда FPGA находится в режиме Master Select MAP, FPGA генерирует тактовый сигнал конфигурации, который управляет PROM.Когда FPGA находится в режиме «Slave Parallel» или «Slave Select MAP», внешний генератор генерирует тактовую частоту конфигурации, которая управляет PROM и FPGA.После включения CE и OE данные доступны на контактах DATA (D0-D7) PROM.Новые данные доступны через короткое время доступа после каждого нарастающего фронта тактовой частоты.Данные синхронизируются в FPGA по следующему фронту сигнала CCLK.Автономный генератор можно использовать в режимах «Slave Parallel» или «Slave Select MAP».

Несколько устройств можно объединить каскадно, используя выход CEO для управления входом CE следующего устройства.Тактовые входы и выходы DATA всех PROM в этой цепочке соединены между собой.Все устройства совместимы и могут быть каскадно соединены с другими членами семейства или с семейством одноразово программируемых последовательных PROM XC17V00.