XC7Z100-2FFG900I — интегральные схемы, встроенные, системы на кристалле (SoC)
Атрибуты продукта
ТИП | ОПИСАНИЕ |
Категория | Интегральные схемы (ИС) |
Производитель | АМД |
Ряд | Зинк®-7000 |
Упаковка | Поднос |
Статус продукта | Активный |
Архитектура | микроконтроллер, ПЛИС |
Основной процессор | Dual ARM® Cortex®-A9 MPCore™ с CoreSight™ |
Размер вспышки | - |
Размер оперативной памяти | 256 КБ |
Периферийные устройства | прямой доступ к памяти |
Возможности подключения | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
Скорость | 800 МГц |
Первичные атрибуты | Kintex™-7 FPGA, 444 тыс. логических ячеек |
Рабочая Температура | -40°C ~ 100°C (ТДж) |
Пакет/кейс | 900-ББГА, ФКБГА |
Пакет устройств поставщика | 900-FCBGA (31х31) |
Количество входов/выходов | 212 |
Базовый номер продукта | XC7Z100 |
Документы и СМИ
ТИП РЕСУРСА | СВЯЗЬ |
Таблицы данных | XC7Z030,35,45,100 Технический паспорт |
Модули обучения по продуктам | Питание ПЛИС Xilinx Series 7 с помощью решений TI Power Management Solutions |
Экологическая информация | Сертификат Xiliinx RoHS |
Рекомендуемый продукт | Полностью программируемая SoC Zynq®-7000 |
Проектирование/спецификация PCN | Изменение материалов для разработчиков, 16 декабря 2019 г. |
Упаковка ПКН | Мульт Устройства 26 июня 2017 г. |
Экологические и экспортные классификации
АТРИБУТ | ОПИСАНИЕ |
Статус RoHS | Соответствует ROHS3 |
Уровень чувствительности к влаге (MSL) | 4 (72 часа) |
Статус REACH | REACH не затронут |
ECCN | 3A991D |
ХТСУС | 8542.39.0001 |
SoC
Базовая архитектура SoC
Типичная архитектура системы на кристалле состоит из следующих компонентов:
- Как минимум один микроконтроллер (MCU) или микропроцессор (MPU) или процессор цифровых сигналов (DSP), но ядер процессора может быть несколько.
- Память может быть одной или несколькими из RAM, ROM, EEPROM и флэш-памяти.
- Генератор и схема фазовой автоподстройки частоты для формирования импульсных сигналов времени.
- Периферийные устройства, состоящие из счетчиков и таймеров, цепей питания.
- Интерфейсы для различных стандартов подключения, таких как USB, FireWire, Ethernet, универсальный асинхронный приемопередатчик и последовательные периферийные интерфейсы и т. д.
- АЦП/ЦАП для преобразования цифровых и аналоговых сигналов.
- Схемы регулирования напряжения и регуляторы напряжения.
Ограничения SoC
В настоящее время проектирование коммуникационных архитектур SoC является относительно зрелым.Большинство компаний-производителей чипов используют архитектуры SoC для производства своих чипов.Однако, поскольку коммерческие приложения продолжают стремиться к сосуществованию и предсказуемости инструкций, количество ядер, интегрированных в чип, будет продолжать увеличиваться, и архитектурам SoC на основе шины будет становиться все труднее удовлетворять растущие потребности вычислений.Основными проявлениями этого являются
1. плохая масштабируемость.Проектирование системы SoC начинается с анализа системных требований, в ходе которого определяются модули аппаратной системы.Чтобы система работала корректно, положение каждого физического модуля в SoC на кристалле относительно фиксировано.После завершения физического проектирования необходимо внести изменения, которые фактически могут представлять собой процесс редизайна.С другой стороны, SoC, основанные на шинной архитектуре, ограничены в количестве процессорных ядер, которые могут быть расширены на них из-за присущего шинной архитектуре механизма арбитражной связи, т. е. одновременно может взаимодействовать только одна пара процессорных ядер.
2. Благодаря архитектуре шины, основанной на эксклюзивном механизме, каждый функциональный модуль SoC может взаимодействовать с другими модулями системы только после того, как он получит контроль над шиной.В целом, когда модуль получает права арбитража шины для связи, другие модули в системе должны ждать, пока шина не освободится.
3. Проблема синхронизации одиночных часов.Структура шины требует глобальной синхронизации, однако, поскольку размер элемента процесса становится все меньше и меньше, рабочая частота быстро растет, позже достигая 10 ГГц, влияние, вызванное задержкой соединения, будет настолько серьезным, что невозможно спроектировать глобальное дерево тактовой частоты. , а из-за огромной тактовой сети его энергопотребление будет занимать большую часть общего энергопотребления чипа.